D flip-flop是一種具有內存功能的信息存儲器設備和兩個用於存儲1位二進制數據的穩定狀態。它是構成各種正時電路的最基本邏輯單元,也是數字邏輯電路中重要的單元電路。因此,D Flip-Flop在數字系統和計算機中具有廣泛的應用。觸發器具有兩個穩定狀態,即0和1。在外部信號的作用下,它可以從一個穩定狀態轉到另一個狀態。
D觸發器(數據觸發器或延遲觸發器)由四個和非門組成,其中G1和G2構成了基本的RS觸發器。當Master-Slave觸發器以級別觸發模式運行時,信號必須在信號跳躍邊緣到來之前輸入。如果在CP高期間在輸入處存在一個乾擾信號,則觸發器的狀態可能是錯誤的。但是,邊緣觸發器允許在CP觸發時鐘邊緣之前輸入信號。這大大減少了輸入的時間,從而減少了乾擾的可能性。邊緣D觸發器也被稱為持續阻滯邊緣D觸發器。可以通過連接兩個D D觸發器串聯來製作邊緣D觸發器,但是第一個D觸發器的CP需要使用非門板倒置。
74LS74是由Fairchild半導體製造的雙D觸發器芯片。它可以用作振盪器,寄存器,移位寄存器和頻分部計數器。它具有低功耗,高噪聲排斥比和寬的工作電壓範圍的特徵,使其廣泛用於數字電路設計。每個設備都包含兩個相同的獨立邊緣觸發電路塊。
•CD74ACT74
•HEF40312B
•MC74F74
•SN74ALS74
• 74HCT74
•74LVC2G80
74LS74有16個引腳,其名稱和功能如下。
引腳1(1CLR(bar)):通過清除其內存來重置觸發器
引腳2(1D):觸發器的輸入引腳
引腳3(1CLK):必須為觸發器的時鐘脈衝提供這些銷釘。
引腳4(1pre(bar)):觸發器的另一個輸入引腳
引腳5(1Q):觸發器的輸出引腳
引腳6(1Q’(bar)):觸發器的倒輸出引腳
引腳7(VSS):連接到系統的地面
引腳8(2q'(bar)):觸發器的倒輸出引腳
引腳9(2Q):觸發器的輸出引腳
引腳10(2pre(bar)):觸發器的另一個輸入引腳
引腳11(2clk):這些銷必須為觸發器提供時鐘脈衝。
引腳12(2D):觸發器的輸入引腳
引腳13(2Clr(bar)):通過清除其內存來重置觸發器
引腳14(VDD/VCC):通常用5V供電
•激活過程很簡單,其響應速度很快。
•它採用雙D flip-flop IC軟件包配置。
•模塊的最小高級輸入電壓值為兩個伏特。
•74LS74需要穩定的電源電壓才能正常工作,並且對電源管理有更高的要求。
74LS74 flip-flop配備了一對D觸發器,每個觸發器都有兩個輸入端子(D和時鐘)和兩個輸出端子(Q和 /Q)。這些D觸發器具有正邊觸發器的運行,這意味著在時鐘信號的上升邊緣時,數據刷新。
當時鐘的上升邊緣到達時,輸入信號d的值將存儲在D觸發器的門級傳輸門內。當時鐘的上升邊緣到達時,將根據flip-flop的類型更新D觸發器內的值,並通過輸出終端Q和 /Q輸出更新的值。
下圖是SN74LS74AN的技術參數。
• 鎖定設備
•時鐘分隔線
•Snubber電路
•脈衝發生器
•換檔設備
•閂鎖機制
•FSK調製電路
上圖是由74LS74組成的遙控電路。該電路的電源使用電容器升壓半波整流器電路。進行此設計時需要注意安全性。通常,由於電路板具有220V的電源功率,因此我們應確保正確操作。我們將需要遙控器遙控器的家用電器的電源插頭插入電源套接字CZ,然後我們可以開始使用它。遙控器上的每個鍵都有一個唯一的傳輸代碼,在使用每個密鑰時會產生明顯的效果。此外,按鈕技術和操作方法也將影響控制。
7474是一個邊緣觸發設備。Q輸出僅在輸入觸發脈衝的邊緣上發生變化。時鐘上的小三角形(CP)輸入符號表示該設備是正邊觸發的。
IC 74LS74是觸發器的雙D型邊緣觸發類別,包括透明預設和互補輸出終端。它具有以二進制數字形式存儲數據的能力,並且還具有可以在需要時更改存儲數據的功能。
操作觸發器很簡單。使用VCC和GND引腳為IC供電。如前所述,每個觸發器獨立起作用。將輸入信號連接到第2和3的引腳,以使第一個觸發器接合,並在第5和6引腳上反射輸出。
三角形表示時鐘信號是一個邊緣觸發信號。圓表示信號是低活動的(即倒置)。74LS74具有正向扳機時鐘(低到高)。
D flip-flop在時鐘週期的確定部分(例如時鐘的上升邊緣)捕獲了D輸入的值。捕獲的值成為Q輸出。在其他時候,輸出Q不會改變。D觸發器可以看作是記憶單元,零級保持或延遲線。
2024-07-22
2024-07-22